# PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09139286 A

(43) Date of publication of application: 27 . 05 . 97

(51) Int. CI **H05B 33/08** 

(21) Application number: 07321076

(22) Date of filing: 14 . 11 . 95

22) Date of ming. 14 . 11 . 93

(71) Applicant: S

SEMICONDUCTOR ENERGY LAB

CO LTD

(72) Inventor:

YAMAZAKI SHUNPEI

# (54) DISPLAY DEVICE


# (57) Abstract:

PROBLEM TO BE SOLVED: To solve a problem of narrow angle of visibility possessed by a liquid crystal display by extending a pair of electrodes spirally toward about the center of one picture element so as to be mutually entangled.

SOLUTION: In the picture element electroluminescence (EL) type display device, a scanning line 1 and a data line 4 are arranged in lattice. A wiring 3 is arranged in parallel to the scanning line 1 and the data line 4 and held in a prescribed position. A thin film transistor(TFT) 5 is arranged on each picture element to connect a gate to the scanning line 1 and connect a source to the data line 4. A first electrode 2 is connected to the drain of the TFT 5, and a second electrode 10 is connected to the wiring 3 held in a prescribed potential. An EL material 6 is arranged between the first electrode 2 and the second electrode 10. The first electrode 2 and the second electrode 10 are arranged in a spiral form so as to be mutually entangled. According to this constitution, and the influence of uneven field turbulence formed in the end

part of the electrode.

COPYRIGHT: (C)1997,JPO



(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平9-139286

(43)公開日 平成9年(1997)5月27日

(51) Int.Cl.<sup>6</sup>

識別記号

庁内整理番号

 $\mathbf{F}$  I

技術表示箇所

H 0 5 B 33/08

H 0 5 B 33/08

審査請求 未請求 請求項の数4 FD (全 6 頁)

(21)出願番号

特願平7-321076

(71)出願人 000153878

(22)出顧日

平成7年(1995)11月14日

株式会社半導体エネルギー研究所

神奈川県厚木市長谷398番地

(72)発明者 山崎 舜平

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内


# (54) 【発明の名称】 表示装置

# (57)【要約】

(修正有)

【課題】液晶ディスプレイが有する視野角の狭さの問題 を解決した構成の提供

【解決手段】アクティブマトリクス構成を有するEL型の表示装置の画素において、同一平面内に所定の電位に保持された電極10と、それに対となる薄膜トランジスタ5の出力に接続された電極2とを互に噛み合うような渦巻き状に配置する。そして、両電極間に形成される基板に概略平行な電界によってEL材料を発行させる。



(2)

#### 【特許請求の範囲】

【請求項1】エレクトロルミネセンス型の表示装置であ \*\* って、

格子状に配置されたスキャン線及びデータ線と、

前記スキャン線またはデータ線とに平行に配置された所 定の電位に保たれた配線と、

各画素に配置され前記スキャン線にゲイトが接続され前 記データ線にソースが接続された薄膜トランジスタと、 前記薄膜トランジスタのドレインに接続された第1の電 極と、

前記所定の電位に保たれた配線に接続された第2の電極と

前記第1の電極と前記第2の電極との間に配置されたエレクトロルミネセンス材料と、

#### を有し、

前記1の電極と前記第2の電極とは互いに噛み合う渦巻 形状に配置されていることを特徴とする表示装置。

【請求項2】エレクトロルミネセンス型の表示装置の画素において、

薄膜トランジスタに接続された第1の電極と前記第1の 電極との間において基板に平行な成分を有する電界を発 生させるための第2の電極と、

前記電界が印加されるエレクトロルミネセンス材料と、 を有し、

前記第1の電極と第2の電極のそれぞれは渦巻状を有しており、

互いの渦巻形状は噛み合う状態で配置されていることを 特徴とする表示装置。

【請求項3】請求項1または請求項2において、

第1の電極および第2の電極は、同一平面上に形成され 30 ていることを特徴とする表示装置。

【請求項4】同一基板上に渦巻状に噛み合った一対の電極が形成されており、

前記一対の電極間に基板に概略平行な成分を有した電界 が形成され、

前記電界がエレクトロルミネセンス材料に印加されることを特徴とする表示装置。

#### 【発明の詳細な説明】

## [0001]

【産業上の利用分野】本明細書で開示する発明は、エレクトロルミネセンス (ELと略記される)型の表示装置の構成に関する。

#### [0002]

【従来の技術】フラットパネル型の表示装置としては、 液晶を用いた構成が知られている。これは、一対の基板 間に液晶を挟んで保持し、この液晶にそれぞれの基板の 表面に配置された一対の電極から電界を印加し、液晶の 光学特性を変化させることによって、表示を行うもので ある。

【0003】この従来より用いられている構成は、電界

を基板に対して垂直に加えることにより、液晶分子を基板と平行な方向に配したり、基板に垂直な方向に配置に配したりすることを基本的な動作とする。このような動作を行わせることにより、液晶の電気光学的な特性を変化させ表示を行う。

【0004】しかし、液晶分子を基板に垂直な方向に配するということは、表示に際して、液晶の光学異方性の影響が大きく表れてしまうことになる。

【0005】例えば、基板に垂直な方向から表示を見た 10 場合と、垂直方向から少しずれた方向から表示を見た場 合を考える。この場合、後者の視点からの表示は、液晶 分子の長軸に対して少し傾いた視点からのものとなる。 このことは、前者の視点からのものと比較して光学異方 性が大きく変化してしまうことを意味する。

【0006】この現象の具体的な例としては、ディスプレイを少し斜めから見ると表示が不鮮明になったり、暗くなったりする場合の例を挙げることができる。一般にこの問題は視野角の問題として知られている。

## [0007]

【発明が解決しようとする課題】本明細書で開示する発明は、液晶ディスプレイが有する視野角の狭さの問題を解決した構成を提供することを課題とする。

#### [0008]

【課題を解決するための手段】本明細書で開示する発明の一つは、図1 (A) にその具体的な例の一つを挙げるように、格子状に配置されたスキャン線1及びデータ線4と、前記データ線4に平行に配置された所定の電位に保たれた配線3と、各画素に配置され前記スキャン線1にゲイトが接続され前記データ線4にソースが接続された薄膜トランジスタ5のドレインに接続された第1の電極2と、前記所定の電位に保たれた配線3に接続された第2の電極10と、第1の電極2と第2の電極10に間に配置されたエレクトロルミネセンス材料6と、を有し、前記1の電極2と前記第2の電極10とは互いに噛み合う渦巻形状に配置されていることを特徴とする。

【0009】他の発明の構成は、図1(A)にその具体的な構成例を示すように、薄膜トランジスタ5に接続された第1の電極2と前記第1の電極2との間において基板に平行な成分を有する電界を発生させるための第2の電極10と、前記電界が印加されるエレクトロルミネセンス材料6と、を有し、前記第1の電極2と第2の電極10のそれぞれは渦巻状を有しており、互いの渦巻形状は噛み合う状態で配置されていることを特徴とする。

【0010】図1(A)に示す構成においては、基板に 平行な方向に主な電界の成分を形成するために第1の電極2および第2の電極10は同一平面上に形成されてい ることが好ましい。

【0011】またエレクトロミネセンス材料の配置の方 50 法としては、電極と同一平面上に配置する構成を挙げる ことができる。また、電極によって形成される電界が効果的に印加される領域にエレクトロルミネセンス材料を 配置するのでもよい。

【0012】他の発明の構成は、図1(A)にその具体的な例を示すように、同一基板上に渦巻状に噛み合った一対の電極2と10が形成されており、前記一対の電極間に基板に概略平行な成分を有した電界が形成され、前記電界がエレクトロルミネセンス材料6に印加されることを特徴とする。

### [0013]

#### 【実施例】

〔実施例1〕図1 (A) に本実施例の概略の構成を示す。図1 (A) に示す構成においては、スキャン線(ゲイト線ともいう)1とデータ線(ソース線ともいう)4 が格子状に配置された構成において、さらにアース線3 が配置され、そのアース線から延在した電極10に対して、薄膜トランジスタ5のドレインに接続された電極(一般の画素電極に相当する)2が渦巻状に配置されている。

【0014】図1(A)に示す構成においては、一対の 20 電極2と10によって画素が構成されている。この2つ の電極が組となって、2つの電極間に存在するエレクト ロルミネセンス材料6に対して電界(主に基板に平行な 方向を有する)を印加する構成となっている。

【0015】この構成においては、薄膜トランジスタのソースに接続された電極2が所定の電位に固定されたアース配線3とそこから延在した電極10とによって囲まれた状態となっている。(なおアース配線は0電位とは限らず、適当な電位に設定される。)

【0016】従って電極2がデータ線からの影響を受けることを抑制することができる。そして画素の全域においてエレクトロルミネセンス材料6からの発光を均一なものとすることができる。

【0017】この構成においては、薄膜トランジスタ5のドレインに接続された電極2に対して互いの渦巻形状が噛み合うように同じ平面内にアース線3から延在した電極10が配置される。そして、これら一対の電極間において基板に概略平行な電界が形成される。

【0018】この電界は、基板に概略平行な方向に主な成分を有する電界であり、この電界によってエレクトロ 40ルミネセンス材料は発光する。

【0019】図1(A)に示す方式は、一つの画素において、その中心付近に向かって渦巻状に一対の電極が互いに噛み合うように延在しているので、電極の端部において形成される不均一な乱れた電界の影響が出にくいという特徴を有する。

【0020】図1 (A) に示す画素の配置状態をマトリクス状に形成したエレクトロスミネセンスを利用したアクティブマトリス型の表示装置の配線の状態を図7に示す。

【0021】図1(B)に示すのは図1(A)に示す構成を改良したものである。図1(B)に示す構成においては、薄膜トランジスタ5のドレインに接続された電極2がほとんどアース線5によって取り囲まれる状態となるので、電極2が他の配線から受ける影響をより低減することができる。

【0022】またエレクトロルミネセンス材料2が存在 する領域を図1(A)に示す場合に比較してより多くす ることができるので、画素の開口率をより高くすること ができる。

【0023】 〔実施例2〕本実施例は、実施例1に示す構成に比較してアース線の配線数を少なくすることができる構成に関する。図2に本実施例の概略の構成を示す

【0024】図2には、2つの画素領域の概要が示されている。図2に示す構成においては、2つの画素のそれぞれに薄膜トランジスタ17と18がそれぞれ配置されている。

【0025】図2に示す構成においては、14で示されるアース線が2つの画素領域において共通なものとなっている。そしてそこから電極19と20が延在して配置されている。

【0026】そしてこの電極19に対向して薄膜トランジスタ17のドレインに接続された電極12が配置されている。また電極20に対向して薄膜トランジスタ18のドレインに接続された電極13が配置されている。

【0027】エレクトロルミネセンス材料は201と202で示す領域に配置されている。

【0028】各薄膜トランジスタのゲイトはスキャン線 11から延在して設けられている。また薄膜トランジス タ17のソースは、データ線15に接続されている。ま た薄膜トランジスタ18のソースは、データ線16に接 続されている。

【0029】図2に示す構成を利用したアクティブマトリクス型の液晶表示装置の一方の基板の構成を図8に示す。

【0030】図7と図8を比較すれば明らかなように、本実施例に示す構成を採用した場合、図7に示す実施例1の構成に比較してアース線の数を1/2とすることができる。

【0031】 [実施例3] 図3に本実施例の概略の構成を示す。本実施例に示す構成はアース線23から延在する電極と薄膜トランジスタ25のドレインに接続された電極とを曲線形状にしたことを特徴とする。

【0032】図3に示す構成においては、26で示される領域にエレクトロルミネセンス材料が存在している。図3に示すような構成とすると、電極のパターンが直角に曲がるような形状が存在しないので、電界の乱れが生じにくいものとすることができる。

50 【0033】図3において、21がスキャン線であり、

20

5

24がデータ電である。また23がアース線である。

【0034】これらの配線は格子状に配置され、図3に 示すような画素が複数マトリクス状に配置されるものと なる。

【0035】 [実施例4] 本実施例は、図4に示すようにスキャン線45と46、さらにデータ線47と48とで囲まれる領域に配置された2つの領域41と42を1組として、1つの画素を構成することを特徴とする。

【0036】エレクトロルミネセンス材料は、41~4 4の領域の電極間に配置される。

【0037】41及び42で示される2つの画素は以下の4つの状態を表示することができる。即ち、41と42の画素が共にOFFの状態、41の画素がOFFで42の画素がONの状態、41と42の画素がONで42の画素がOFFの状態、41と42の画素が共にONの状態、を選択することができる。

【0038】このような組み合わせを行うことで、4階 調の表示を行うことができる。

【0039】なお図4において、43と44で示される 領域は、別の画素を構成する領域である。

【0040】また図4に示す構成が特徴とするのは、アース線49が4つの画素41と42と43と44とにおいて共通であることである。

【0041】このような構成とすることで、画素の構成が複雑でも配線は簡略化したものとすることができる。

【0042】 [実施例5] 本実施例の概略の構成を図5に示す。図5に示すのは、スキャン線51とデータ線52と53、さらにアース線54によって囲まれた領域に2つの画素領域を配置したことを特徴とする。

【0043】図において、薄膜トランジスタ57のドレインから延在した配線55とそれに対向したアース線54から延在した配線59とは、互いに対になって一対の電極を構成する。この一対の電極でもって画素領域が構成されている。そしてこの2つの電極間において基板に平行な方向に電界が形成される。

【0044】また、薄膜トランジスタ58のドレインから延在した配線56と、それに対向したアース線54から延在した配線60とは、互いに対になって一対の電極を構成している。

【0045】エレクトロルミネセンス材料は、上記一対 40 の電極間に配置される。

【0046】図5に示す画素構成を利用してアクティブマトリクス回路を形成した場合の例を図9に示す。

【0047】 [実施例6] 図6に本実施例の構成を示す。図6に示す構成は、スキャン線61、64と、データ線62、63とで囲まれた領域に4つの画素領域が配置されている。

【0048】この4つの画素はそれぞれ独立に利用することもできる。また4つを1群として画素を構成し、面積階調表示を行わすこともできる。

6

【0049】図6に示す構成においては、アース線65 は4つの画素領域において共通に配置されている。

[0050]

【発明の効果】本明細書で開示する発明を利用することで、液晶ディスプレイが有する視野角の狭さの問題を解決した構成を提供することができる。また、基板に平行な方向に電界を印加することにより表示を行う構成における問題を解消し、鮮明な画像を表示することができる構成を提供することができる。

#### 【図面の簡単な説明】

【図1】	実施例の画素領域の構成を示す図。

- 【図2】 実施例の画素領域の構成を示す図。
- 【図3】 実施例の画素領域の構成を示す図。
- 【図4】 実施例の画素領域の構成を示す図。
- 【図5】 実施例の画素領域の構成を示す図。
- 【図6】 実施例の画素領域の構成を示す図。
- 【図7】 実施例のアクティブマトリクスの構成を示す図。

【図8】 実施例のアクティブマトリクスの構成を示す図。

【図9】 実施例のアクティブマトリクスの構成を示す図。

【図10】 実施例のアクティブマトリクスの構成を示す図。

【図11】 従来の画素領域の構成を示す図。

【図12】 従来の画素領域の構成を示す図。

# 【符号の説明】

1 スキャン線(ゲイト線)

2 薄膜トランジスタのドレインから延在し

# た電極

3 アース線

4 データ線 (ソース線)

5 薄膜トランジスタ

6 エレクトロルミネセンス材料

10 アース線から延在した電極

11 スキャン線

40 12、13 薄膜トランジスタのドレインから延在した電極

14 アース線


15、16 データ線 (ソース線)


17、18 トランジスタ

19、20 アース線から延在した電極

201 エレクトロルミネセンス材料

202 エレクトロルミネセンス材料





[ | 1 1 ] | 65 | 61 | 62 | B | c | 63 |